晶振导读：一般来说，大公司对硬件电路的设计很少，这是从长期经验中总结出来的，以减少重复劳动，确保产品质量。图纸基本上是直接从模块电路中复制出来的，审查人员也按照标准电路进行检查，这样他们就不必每次都考虑如何设计。

　　您提到的晶体输出串联电阻来自较小化设计。对于数字电路中较重要的时钟源部分，应特别注意保证信号的完整性。在极小化设计中，除电阻外，晶体外围电路中还有其它器件。

　　串联电阻用于减小反射波，避免反射波叠加引起的过冲。有时，不同批次的板具有不同的特性，留下一个电阻位置来调整板的状态到较佳。如果不需要串联电阻，则使用0欧姆电阻进行连接。反射在大多数电路中都是有害的，但PCI使用反射来产生有效的信号。

　　1、减少谐波，方波是有源晶体的输出，它会引起谐波干扰，特别是当阻抗严重失配时。当阻抗增加时，电阻与输入电容形成RC积分平滑电路，将方波转换成近似正弦波。虽然信号的完整性在一定程度上受到了影响，但信号将在以后被放大和整形。作为时钟信号，性能不受影响。根据有源晶体的输入阻抗、输入等效电容和输出阻抗选择电阻。

　　2、阻抗匹配，以减少回波干扰和信号过冲。我们知道，只要阻抗不匹配，就会有信号反射，即回波。有源晶体的输出阻抗通常很低，通常低于几百欧元的交流电。信号源的输入通常是芯片内部结构中运算放大器的输入。谐振电路由芯片内部电路和外部无源石英晶体组成（使用有源晶体后，不需要该晶体）。这个放大器的输出阻抗高于兆欧。